|
|
| 新聞ID號： |
77 |
無標(biāo)題圖片 |
| 資訊類型： |
行業(yè)要聞 |
| 所屬類別： |
元器件 輔助材料 其他 |
| 關(guān) 鍵 字： |
～ |
| 內(nèi)容描述： |
～ |
| 發(fā)布時間： |
2004/11/15 9:24:10 |
| 更新時間： |
2004/11/15 9:24:10 |
| 審核情況： |
已審核開通[2004/11/15 9:24:10] |
| 瀏覽次數(shù)： |
共 2788 人/次 |
| 新聞來源： |
～ |
| 鏈 接： |
～ |
| 責(zé)任編輯： |
～ |
| 發(fā) 布 者： |
電源在線 |
| 圖片文件： |
|
|
|
|
|
| 管理操作： |
修改 設(shè)置為未審核 發(fā)布新聞資訊 |
| 內(nèi) 容： |
美國國家半導(dǎo)體公司(National Semiconductor Corporation，簡稱國半)日前宣布推出三款高速接口產(chǎn)品——SCAN921821、SCAN90CP02和DS90LV110AT。此舉進(jìn)一步擴(kuò)展了國半的先進(jìn)低電壓差分信號傳輸(LVDS)芯片系列。國半此次推出的SCAN921821芯片是一款15至66MHz的雙串行器，設(shè)有預(yù)增強(qiáng)及IEEE1149.1的JTAG測試功能。這款芯片內(nèi)含的兩個串行器可各自傳送凈載荷高達(dá)1.188Gbps的數(shù)據(jù)，使總傳輸量可高達(dá)2.376Gbps。電纜及底板的損耗會產(chǎn)生符號間的干擾(ISI)，導(dǎo)致確定性抖動的出現(xiàn)，影響線路的互連效果。SCAN921821芯片設(shè)有6dB的可編程預(yù)增強(qiáng)功能，可以減少符號間干擾所引致的抖動，從而大幅提高互連線路的驅(qū)動速度及傳送距離。
SCAN921821芯片也設(shè)有IEEE 1149.1 JTAG及at-speed BIST自我測試等測試功能，可以減低電路板測試及測試開發(fā)方面的成本，而這款芯片的LVDS管腳更設(shè)有帶電插接保護(hù)及高達(dá)12kV的靜電釋放保護(hù)功能。
SCAN90CP02芯片是一款設(shè)有可編程預(yù)增強(qiáng)功能的2×2 LVDS非塊式交叉點(diǎn)開關(guān)，操作速度高達(dá)1.5Gbps。由于這款芯片設(shè)有預(yù)增強(qiáng)、優(yōu)質(zhì)信號保證以及6.5kV的靜電釋放保護(hù)功能，因此最適用于現(xiàn)場可編程門陣列(FPGA)及專用集成電路(ASIC)等芯片。可編程的預(yù)增強(qiáng)功能有助加強(qiáng)FPGA及ASIC的LVDS信號，以免有關(guān)信號在高損耗的底板及電纜之中被減弱。由于SCAN90CP02芯片采用2×2非塊式的結(jié)構(gòu)，因此也適用于需要提供冗余的系統(tǒng)及其他開關(guān)應(yīng)用。SCAN90CP02芯片的輸入設(shè)計可與低電壓差分信號傳輸(LVDS)、低電壓正射極耦合邏輯(LVPECL)、共模邏輯(CML)及正射極耦合邏輯(PECL)等信號傳輸方式電子兼容。
而DS90LV110 LVDS 1:10中繼器可以同時制造10個相同的時鐘或數(shù)據(jù)信號。這款芯片不再利用FPGA/ASIC等昂貴LVDS芯片的內(nèi)部資源及管腳復(fù)制信號，而改用更具成本效益的復(fù)制方法，即同時制造10個相同但優(yōu)質(zhì)的信號。此外，若輸入信號被縮短或已遺漏，DS90LV110A芯片的輸入信號故障防護(hù)功能可將這10個輸出信號加強(qiáng)，直至達(dá)到已知的高態(tài)情況為止。DS90LV110芯片的輸入設(shè)計也可與LVDS、LVPECL、CML及PECL等信號傳輸方式電子兼容。
|
|