眾芯片廠商擬修改ESD規(guī)范以縮短新品開發(fā)周期

    近日，一批領(lǐng)先的芯片廠商開始努力推動行業(yè)降低數(shù)字IC中的靜電放電(ESD)規(guī)范要求，一時間，籠罩在神秘“面紗”后的ESD成為眾人矚目的焦點。但是此舉卻遭到了一些人的反對，他們認為，降低ESD等級是種不顧及后果的莽撞行為，有可能會為芯片質(zhì)量和可靠性帶來災(zāi)難性后果。

    在一個多月前于美國加州召開的國際ESD工作會議上，ESD目標等級(ESD Target Levels)行業(yè)委員會發(fā)布了一份白皮書，提議把片上ESD應(yīng)力等級降低一半以上。該提議有望縮短芯片廠商的開發(fā)周期并降低成本，在一些新設(shè)計中，這些廠商為滿足目前的ESD等級要求絞盡腦汁。該委員會認為，目前的ESD等級已經(jīng)過時而且要求過于苛刻，結(jié)果導(dǎo)致了不必要的調(diào)試時間、IC返工以及產(chǎn)品延期上市。此外，該委員會還聲稱，此提議不會對質(zhì)量和性能造成影響。

    該委員會希望到2008年時業(yè)界能就該提議達成共識，此外它還計劃將其白皮書提交給美國電子器件工程聯(lián)合委員會(Jedec)標準組織。預(yù)計Jedec可能不會把此提議認定為一個正式標準，但或許會同意或“劃分”新的ESD目標等級。