您的位置：電源在線首頁>>技術文摘>>電能質量管理>>抑制單級PFC中儲能電容電壓的拓撲研究正文

抑制單級PFC中儲能電容電壓的拓撲研究

摘要：抑制儲能電容電壓是單級功率因數校正要解決的主要問題，儲能電容電壓隨輸入電壓和負載的變化而變化，在輸入高壓或輕載時，電容電壓可能達到上千伏，而且變換器的效率低。介紹了幾種改進的拓撲結構來降低電容電壓，分別討論了其優缺點。通過對現有拓撲的分析，得出了一種新型拓撲結構。 敘詞：功率因數校正 單級 拓撲 Abstract：It is very important for single-stage power factor correction to suppress the energy-stored capacitor voltage, which varies with the input voltage and load, capacitor voltage is likely to amount to 1000 volt at the high input voltage or light load.；Converters have low efficiency. Several improved topologies are introduced to decrease the capacitor voltage, the merits and limitations of them are analyzed respectively. An novel topology is got by analyzing present topologies. Keyword：power factor correction (PFC) single stage topology

我要發表評論：

驗證碼：

用戶名：  密碼：  

敬請注意：
·尊重網上道德，遵守中華人民共和國各項有關法律、法規
·遵守《全國人大常委會關于維護互聯網安全的決定》及《互聯網電子公告服務管理規定》
·承擔一切因您的行為而直接或間接導致的民事或刑事法律責任
·電源世界網網站管理人員有權保留或刪除留言中的任意內容
·您在本網站相關欄目發表的評論信息，本網站有權在網站內轉載或引用
·不要重復發布評論信息，評論內容不能超過200個字符
·參與本評論即表明您已經閱讀并接受上述條款