您的位置：電源在線首頁>>行業(yè)資訊>>企業(yè)動態(tài)>>飛思卡爾使用CADENCE模擬混合信號錦囊加速流程開發(fā)正文

飛思卡爾使用CADENCE模擬混合信號錦囊加速流程開發(fā)

飛思卡爾預計可將流程開發(fā)時間減少20％

　　全球電子設(shè)計創(chuàng)新領(lǐng)導者Cadence設(shè)計系統(tǒng)公司 (NASDAQ: CDNS)宣布飛思卡爾半導體公司已經(jīng)采用Cadence® Analog Mixed Signal (AMS) Methodology Kit。飛思卡爾是無線、網(wǎng)絡(luò)、汽車、消費和工業(yè)市場的嵌入式半導體設(shè)計及制造的全球領(lǐng)先企業(yè)。飛思卡爾已經(jīng)采用AMS Methodology Kit以應用高級AMS技術(shù)、流程和方法學的主要功能。通過使用Cadence錦囊作為其基礎(chǔ)方法學，飛思卡爾能夠更加迅速地獲取并在全球?qū)嵤�、�?nèi)部開發(fā)世界級設(shè)計流程的實力。

　　“Cadence AMS Methodology Kit讓我們有機會將經(jīng)過驗證和測試的混合信號設(shè)計實例應用到某些最復雜的問題中，這是我們在將模擬和數(shù)字電路集成到IC中時經(jīng)常遇到的。”飛思卡爾半導體的方法學及流程開發(fā)主管Ross Hirschi說，“我們預計Cadence錦囊中經(jīng)檢驗的方法學將會幫助我們在比以往更高的生產(chǎn)力水平上證明和實施尖端混合信號方法學。

　　“Cadence非常高興能夠與飛思卡爾合作，為他們提供AMS Methodology Kit，以加速他們的流程開發(fā)。”Cadence營銷高級副總裁Ajay Malhotra說，“Cadence將繼續(xù)大規(guī)模投資支持我們的錦囊策略，努力支持我們的客戶，讓他們追求更高效率的解決方案，迎接當今的設(shè)計挑戰(zhàn)。”

　　Cadence錦囊能夠讓IC設(shè)計師加速特定技術(shù)的產(chǎn)品開發(fā)。Cadence錦囊面向多種EDA技術(shù)領(lǐng)域的設(shè)計挑戰(zhàn)，例如模擬與混合信號(AMS)、硅封裝(SiP)、覆蓋率為導向的功能驗證以及射頻集成電路(RFIC)等應用。它包含久經(jīng)考驗的方法學和流程和特定技術(shù)領(lǐng)域的典型設(shè)計演示，并搭配應用性咨詢服務(Applicability Consulting)，。通過使用Cadence錦囊，客戶可以將更多的設(shè)計資源放在設(shè)計的差異化上，而不用開發(fā)設(shè)計基礎(chǔ)架構(gòu)。

   免責聲明：本文僅代表作者個人觀點，與電源在線網(wǎng)無關(guān)。其原創(chuàng)性以及文中陳述文字和內(nèi)容未經(jīng)本站證實，對本文以及其中全部或者部分內(nèi)容、文字的真實性、完整性、及時性本站不作任何保證或承諾，請讀者僅作參考，并請自行核實相關(guān)內(nèi)容。
編輯：news

關(guān)于該條新聞資訊信息已有0條留言，我有如下留言：

請您注意：
·遵守中華人民共和國的各項有關(guān)法律法規(guī)
·承擔一切因您的行為而導致的法律責任
·本網(wǎng)留言板管理人員有權(quán)刪除其管轄的留言內(nèi)容
·您在本網(wǎng)的留言內(nèi)容，本網(wǎng)有權(quán)在網(wǎng)站內(nèi)轉(zhuǎn)載或引用
·參與本留言即表明您已經(jīng)閱讀并接受上述條款

驗證碼：

用戶名： 密碼： 匿名留言   免費注冊會員