恩智浦基于LatticeECP3 FPGA的CGV高速轉(zhuǎn)換器演示板

    恩智浦半導(dǎo)體(NXP Semiconductors)今天宣布，CGV™高速數(shù)據(jù)轉(zhuǎn)換器系列新增兩款低成本、低功耗演示板，新產(chǎn)品采用了萊迪思半導(dǎo)體公司（納斯達(dá)克上市公司：LSCC；公司總部位于俄勒岡州希爾巴羅市）生產(chǎn)的LatticeECP3™器件。新演示板旨在證明恩智浦CGV轉(zhuǎn)換器與萊迪思ECP3 FPGA系列器件的互通性。演示板1集成了恩智浦ADC1413D和萊迪思ECP3器件；演示板2集成了恩智浦DAC1408D和萊迪思ECP3器件。恩智浦將在2010年5月25日至27日加州阿納海姆市舉行的IEEE微波理論與技術(shù)協(xié)會(MTT-S)/ 國際微波年會(IMS)上展示DC1413D演示板，展位號3324。

    恩智浦CGV高速數(shù)據(jù)轉(zhuǎn)換器針對JEDEC JESD204A標(biāo)準(zhǔn)串行接口進(jìn)行優(yōu)化設(shè)計，不僅大幅減少了數(shù)據(jù)轉(zhuǎn)換器與VLSI邏輯器件之間的互聯(lián)信號數(shù)量，還能通過多數(shù)據(jù)轉(zhuǎn)換器通道的同步綁定解決復(fù)雜的客戶設(shè)計問題。

    萊迪思半導(dǎo)體公司歐洲市場部經(jīng)理Ron Warner表示：“我們非常高興能與恩智浦合作開發(fā)新型演示板，開展JESD204A標(biāo)準(zhǔn)接口互通性測試工作。針對JESD204A開發(fā)應(yīng)用，萊迪思公司為系統(tǒng)設(shè)計人員提供了成本最低、功耗最小的ECP3 FPGA系列產(chǎn)品。”

    恩智浦半導(dǎo)體高速轉(zhuǎn)換器事業(yè)部高級總監(jiān)兼產(chǎn)品線經(jīng)理Maury Wood表示：“我們非常高興通過這兩塊演示板來證明恩智浦新型CGV轉(zhuǎn)換器與萊迪思ECP3 FPGA器件的互連互通。無論是從事基站還是高速儀器儀表的設(shè)計工程師，都可以在此參考設(shè)計的基礎(chǔ)上，針對實際要求開展設(shè)計工作。”

    新演示板采用USB供電方式，利用單臺筆記本電腦和兩個備用USB端口，運行LabView或其他信號分析軟件即可實現(xiàn)配合使用的目的（DAC板的信號輸出作為ADC板的信號輸入）。

    CGV™ (Convertisseur Grande Vitesse)表明恩智浦兼容JEDEC JESD204A接口標(biāo)準(zhǔn)，支持超集實施方案，能夠顯著改善轉(zhuǎn)換器速率（最高達(dá)4.0 Gbps，標(biāo)準(zhǔn)速率為3.125 Gbps，增幅28%）和轉(zhuǎn)換器傳輸距離（最大100 cm，標(biāo)準(zhǔn)范圍為20 cm，增幅達(dá)400%）。增強的CGV功能還包括 DAC1408D系列D/A轉(zhuǎn)換器的多器件同步(MDS)。恩智浦實施這一可選功能的目的，在于為LTE MIMO基站及其他高級多通道應(yīng)用創(chuàng)造條件。恩智浦的MDS實施方案最多可對16個DAC數(shù)據(jù)流進(jìn)行同步采樣，同時保持相位一致。

    LatticeECP3系列是萊迪思半導(dǎo)體公司推出的第三代高性價比FPGA，是業(yè)界成本最低、功耗最小，支持SERDES接口標(biāo)準(zhǔn)的FPGA器件。LatticeECP3 FPGA系列器件支持多協(xié)議3.2G SERDES和XAUI抖動標(biāo)準(zhǔn)、DDR3存儲器接口、功能強大的DSP技術(shù)和高密度的片上存儲器（高達(dá)149K LUT），所有器件的功耗和價格只有支持SERDES功能的同類FPGA的一半。■