許多系統(tǒng)需要可靠的非易失性存儲(chǔ)，對(duì)于這些系統(tǒng)，可選擇EEPROM存儲(chǔ)器技術(shù)。EEPROM技術(shù)具有穩(wěn)定可靠的架構(gòu)，供應(yīng)商較多，并且經(jīng)過(guò)了多年的改進(jìn)。EEPROM器件可用于各種工業(yè)標(biāo)準(zhǔn)串行總線，包括I2C?、SPI、Microwire和UNI/O總線。其中，I2C總線在單片機(jī)和其他芯片組中具有廣泛的硬件支持，并且信號(hào)傳遞方式簡(jiǎn)單，可采用極小的硅片有效實(shí)現(xiàn)，因此占據(jù)了非易失性存儲(chǔ)器市場(chǎng)約70%的份額。但是，I2C總線拓?fù)湟蕾?lài)于阻值合適的上拉電阻才能實(shí)現(xiàn)穩(wěn)定可靠的通信。電阻值選擇錯(cuò)誤不僅會(huì)造成電能浪費(fèi)，還可能導(dǎo)致總線狀態(tài)和傳輸過(guò)程由于噪聲、溫度變化、工作電壓變化以及器件間的制造差異而出錯(cuò)。
I2C是二線同步總線，使用總線主器件SCL線上產(chǎn)生的信號(hào)作為時(shí)鐘。SDA線用于雙向數(shù)據(jù)傳輸。當(dāng)時(shí)鐘處于特定狀態(tài)時(shí)可修改數(shù)據(jù)線，以指示傳輸?shù)拈_(kāi)始和停止，從而避免使用更多的線。I2C總線以集電極開(kāi)路輸出為基礎(chǔ)，其中，器件可通過(guò)接地晶體管拉低線的電平，如圖1所示。這樣便可輕松對(duì)總線控制進(jìn)行仲裁，從而在一條數(shù)據(jù)線上實(shí)現(xiàn)雙向通信以及多主器件支持。如圖1所示，每條線都有一個(gè)外部電阻連接至Vdd，該電阻可在釋放總線或總線空閑時(shí)拉高線的電平。
圖1 I2C?總線拓?fù)?/FONT>
確定上拉電阻值（Rp）時(shí)需要考慮三個(gè)因素：
· 電源電壓（Vdd）
· 總線總電容（CBUS）
· 高電平總輸入電流（IIH）
以下面的條件為例計(jì)算理想的上拉電阻值：
· 電源電壓（Vdd）為5V
· 時(shí)鐘頻率為400kHz
· 總線電容為100pF
電源電壓（Vdd）
I2C規(guī)范將低于VIL或低于電源電壓30%的電壓定義為邏輯低電平，同樣，將高于VIH或高于電源電壓70%的電壓定義為邏輯高電平，如圖2所示。這兩個(gè)電平之間的電壓屬于不明確的邏輯電平。實(shí)際上，引腳會(huì)將該范圍內(nèi)的電平讀為邏輯高電平或邏輯低電平，但在器件間可能不同，因?yàn)闇囟取㈦妷骸⒃肼曉春推渌h(huán)境因素會(huì)影響邏輯電平。
圖2 指定為邏輯高電平和邏輯低電平的電壓電平
電源電壓限制了可允許總線拉低的最小Rp值。過(guò)強(qiáng)的上拉會(huì)阻止器件充分拉低線的電平，導(dǎo)致無(wú)法確保邏輯低電平能被檢測(cè)到。這是由上拉電阻與接地晶體管的導(dǎo)通電阻之間形成的分壓器產(chǎn)生的，如圖3所示。通常不會(huì)指定晶體管的導(dǎo)通電阻。相反，會(huì)給定使晶體管上的電壓降低于輸出邏輯低電壓電平（VOL）的最大灌電流（IOL）。使用歐姆定律得出公式1。
- 1
- 2
- 3
- 總3頁(yè)
來(lái)源：互聯(lián)網(wǎng)
http:m.mangadaku.com/news/36225.htm
0755-82905460
郵箱 
：
